Главная страницаОбратная связьКарта сайта

Конфигурирование параметров системы РnР и шины PCI



Система автоматического конфигурирования Plug-and-Play (РпР) тесно связана с работой шины PCI. Эти две подсистемы компьютера предназначены для облегчения конфигурирования множества устройств персонального компьютера и обеспечивают эти устройства высокопроизводительной шиной, имеющей возможность напрямую взаимодействовать с центральным процессором и оперативной памятью компьютера. Однако функция РпР и шина PCI должны иметь правильные настройки в BIOS для обеспечения их безошибочной работы. В этой части главы дается объяснение параметрам, используемым при конфигурировании функции РпР и шины PCI. Образец экрана параметров PnP/PCI приведен на рис. 9.4.



■ Рис. 9.4

Параметры PnP/PCI в программе Setup на примере Award BIOS

Action When Write Buffer Full (реакция на заполнение буфера записи). Этот режим управляет поведением систем ы в случае заполнения буфера записи. По умолчанию система сразу же повторит попытку (а не будет ожидать освобождения буфера).

ATA/ISAbus clock frequency. Этот параметр задает частоту работы шины AT в РС1-сис-теме. Выберите делитель, который окажется наиболее близким к частоте 8,33 МГц (в зависимости от частоты шины PCI). Иногда частота шины ISA задается независимо (асинхронно) от частоты шины PCI.

Base I/O Address. Параметр определяет начальный адрес диапазона портов ввода-вывода для РС1-устройств.

Base Memory Address (базовый адрес памяти). Этот режим содержит начальный адрес диапазона оперативной памяти для РС1-устройств.

Burst Copy-Back Option. Когда этот режим разрешен, то при промахе кэша чипсет инициирует повторное заполнение пакета строк кэша из основной памяти с целью восстановления состояния кэш-памяти.

Byte Merge Support (вариант режима Byte Merging). Передача 8- или 16-разрядных данных из центрального процессора в шину PCI происходит путем их предварительного накапливания в буфере или перевода в 32-разрядный формат данных. Это делается с целью повышения общей производительности системы. Данный параметр разрешает буферизацию данных при передаче их из центрального процессора в шину PCI.

Byte Merging. Этот режим позволяет объединить несколько операций записи в память по последовательным адресам в одну операцию «шина PCI—память», что приводит к увеличению производительности старых приложений, которые пишут в видеопамять байтами, а не словами. Данная функция не очень хорошо работает с PCI-видеокартами. Этот режим можно разрешить, если не возникнет проблем в работе графических приложений.

Configuration Mode. Этот режим определяет способ получения системой информации о традиционных картах расширения (legacy cards):

■     Use ICU. Работа BIOS зависит от информации, заданной при помощи конфигурационных программ РпР, например, Configuration Manager или ISA Configuration Utility. Это значение следует выбирать лишь при наличии соответствующих утилит.

■     Use Setup Utility. Работа BIOS зависит от информации, заданной при помощи программы CMOS Setup.

CPU Burst Write Assembly. Комплект микросхем Intel 450GX/KX Orion имеет четыре буфера отложенной записи. Когда данный режим включен, чипсет может формировать длинные PCI-пакеты из хранящихся в буфере данных. По умолчанию режим отключен.

CPU Dynamic-Fast-Cycle. Разрешение этого режима позволяет организовать быстрый доступ к шине ISA Когда процессор выдает команду на начало цикла шины, шина PCI анализирует эту команду на предмет наличия запроса на работу шины PCI. Если его нет, то сразу инициируется цикл шины ISA Тем самым осуществляется быстрый доступ к шине ISA за счет уменьшения задержки между первоначальной командой центрального процессора и началом цикла шины ISA.

CPU Line Read (чтение центральным процессором полной строки кэш-памяти). Этот режим разрешает или запрещает (по умолчанию) чтение центральным процессором полной строки кэш-памяти.

CPU Line Read Multiple (чтение центральным процессором нескольких строк кэш-памяти).

Под чтением строки понимается чтение центральным процессором полной строки кэшпамяти. Когда строка кэш-памяти заполнена полностью, ее длина составляет 32 байта (восемь двойных слов) данных. Поскольку строка заполнена данными полностью, система знает, сколько надо прочитать данных. В этом случае нет необходимости дожидаться сигнала «конец данных», и можно заниматься другими делами. Когда данный режим разрешен, система может за один раз прочитать несколько полных строк кэш-памяти. По умолчанию режим отключен.

CPU Line Read Prefetch (упреждающее чтение центральным процессором строки кэш-памяти). Когда данный режим включен, система может заранее выбирать следующую команду чтения и инициировать следующий процесс чтения.

CPU Master DEVSEL# Timeout Когда центральный процессор инициирует главный цикл, используя адрес, который не входит в адресное пространство шин PCI/VESA или ISA,то система проверяет контакт DEVSEL (выбор устройства) в течение некоторого периода времени на наличие запроса от устройства на цикл работы. Этот режим определяет длительность ожидания системой сигнала запроса. Можно выбрать одно из следующих значений: 3 PCICLK (3 такта шины PCI), 4 PCICLK, 5 PCICLK и 6 PCICLK (по умолчанию).

CPU Master Fast Ieterface. Этот режим разрешает или запрещает то, что называют «быстрым компенсационным» (fast back-to-back) интерфейсом во время управления шиной центральным процессором. Когда эта опция разрешена, последовательные акты чтения/записи интерпретируются как высокопроизводительный пакетный режим центрального процессора.

CPU Master Post-W/R Ввпег. Когда центральный процессор управляет шиной с целью доступа к памяти или к портам ввода-вывода, этот параметр управляет его способностью использовать высокоскоростной буфер отложенной записи, а также размером этого буфера. Существуют следующие возможные значения параметра: N/A, 1,2 и 4 (по умолчанию).

CPU Master Post-W/R Beret Mode. Когда центральный процессор управляет шиной с целью доступа к памяти или к портам ввода-вывода, этот параметр управляет его способностью использовать высокоскоростной пакетный режим для отложенной записи в буфер.

CPU Memory Sample Point. Этот режим позволяет выбрать контрольную точку цикла (в которой происходит декодирование памяти и проверка попадания/промаха кэша). В любом случае проверка производится в конце цикла процессора. Значение «1» означает дополнительный цикл ожидания, который тратится на проверку, а значение «О» говорит об отсутствии таких циклов. Более длительная проверка обеспечивает большую стабильность работы системы, правда, за счет некоторого снижения производительности.

CPU/PCI Post Write Delay. Этот параметр задает временную задержку перед записью данных из процессора вшину PCI.

CPU/PCI Write Phase. Этот режим определяет интервал между выдачей процессором на шину PCI адреса и данных. Есть два возможных значения: 1 LCLK (по умолчанию) или О LCLK.

CPU Pipeline Function (функция адресного конвейера центрального процессора). Если этот режим включен, то системный контроллер запрашивает у центрального процессора новый адрес еще до окончания передачи данных в текущем цикле, что повышает пропускную способность системы. По умолчания данный режим обычно запрещен, и в этом случае конвейерный режим передачи данных отключен. Разрешение режима означает активизацию адресного конвейера.

CPU Read Multiple Prefetch (множественная упреждающая выборка в процессе чтения).

Упреждающая выборка осуществляется во время процесса (такого, как чтение из шины PCI или памяти), при этом системный чипсет выбирает следующую команду и начинает следующее чтение. Чипсет Intel 450GX/KX Orion имеет четыре линии чтения. Множественная упреждающая выборка означает, что чипсет может инициализировать более одной упреждающей выборки во время процесса чтения. По умолчанию режим отключен.

CPU-to-PCI Bnrst Memory Write. Когда данный режим включен, то происходит преобразование последовательных циклов записи из процессора в память в пакетные циклы записи шины PCI. В противном случае, каждая отдельная запись в шину PCI будет иметь соответствующую РКАМЕ#-последовательность. Использование этого режима увеличивает производительность системы, но при работе некоторых нестандартных карты PCI (таких, как VGA-адаптеры) могут возникать проблемы.

CPU-to-PCI POST/BURST. Данные при передаче из процессора на шину PCI могут быть буферизованы контроллером и/или отосланы в пакетном режиме. Этот режим предназначена для указания метода передачи данных:

■     POST/CON. BURST— осуществляется и буферизация и пакетная передача (по умолчанию).

■     NONE/NONE — не осуществляется ни то, ни другое.

■     POST/NONE — осуществляется только буферизация без пакетной передачи.

CPU-to-PCI Post Memory Write. Этот режим разрешает буферизацию до 4-х двойных слов данных на шине PCI. В противном случае, не только запрещается буферизация, но и операция записи данных процессором не завершается до тех пор, пока не выполнится транзакция шины PCI. Использование этого режима повышает производительность компьютера.

CPU-to-PCI Read Buffer или PCI-to-CPU Write Buffer. Если этот режим включен, то из шины PCI может читаться до 4-х двойных слов без прерывания процессора. Если опция запрещена, то буфер записи не используется, а цикл чтения процессора не будет завершен до тех пор, пока шина не выставит сигнал готовности к передаче данных. Использование этого режима повышает производительность компьютера.

CPU-to-PCI Read-Burst. Когда этот режим включен, шина PCI интерпретирует циклы чтения процессора как пакетный протокол PCI. Это означает, что последовательные циклы чтения памяти, адресованные к шине PCI, будут преобразованы в быстрые пакетные циклы чтения памяти шины PCI. Производительность повышается, но при работе некоторых нестандартных карты PCI (таких, как VGA-адаптеры) могут возникать проблемы.

CPU-to-PCI Read-Line. Когда этот режим включен, то выделяется больше времени на сборку данных для быстрых центральных процессоров. Этот режим может понадобиться только при добавлении процессора Intel OverDrive к системе с процессором 486-класса.

CPU-to-PCI Write Buffer. To же самое, что и опция CPU-to^PCI Read Buffer, но только для записи.

CPU-to-PCI Write Posting. В чипсете Intel 450GX/KX Orion встроены буфера чтения и записи, которые используются для компенсации разности скорости между процессором и шиной PCI. Если режим включен, то происходит буферизация записи данных из процессора в шину PCI. Если режим отключен (по умолчанию), то при записи не будет производиться буферизация, и процессор будет вынужден ожидать завершения записи.

Delay for SCSI/HDD (иногда называется «SCSI Boot Delay»). Этот параметр указывает временной интервал (в секундах), в течение которого BIOS будет ожидать готовности жесткого диска SCSI к работе. Если жесткий диск не будет готов к работе, то PCI SCSI BIOS не сможет правильно опознать жесткий диск. Значение этого параметра может варьироваться от 0 до 60 секунд.

DMA Line Bnffer. Эта функция позволяет накапливать данные, передаваемые в режиме прямого доступа к памяти, в буфере, и не прерывать операции шины PCI. Запрет этой функции означает, что буфер DMA будет использоваться для передачи одного байта данных за цикл. Разрешение функции позволяет работать с 8-байтовыми транзакциями для большей эффективности. Эту функцию следует разрешить для повышения производительности системы.

DMA Line Buffer Mode. Эта функция позволяет буферизировать данные, передаваемые в режиме прямого доступа к памяти, и не прерывать работу шины PCI. При выборе стандартного режима работы (Standard mode) буфер DMA обеспечивает режим однобайтовой транзакции. При выборе режима Enhanced эта функция позволяет работать с 8-байтовыми транзакциями.

Е80000 32К Accessible Область верхней памяти объемом в 64 Кбайт (начиная с адреса Е80000) используется для нужд BIOS в компьютерах системы PS/2, в 32-х разрядных операционных системах и системе РпР. Когда эта опция разрешена, то вторую 32-Кбайтную страницу можно использовать для других целей, если она не занята (аналогично тому, как первая 32-Кбайтная страница адресного диапазона Fxxxxh используется после завершения начальной загрузки).

Enable Master. Этот режим разрешает выбранному устройству быть контроллером шины PCI и проверять, способна ли его карта устройства управлять шиной PCI.

Fast Back-to-Back. При разрешении этого режима шина PCI будет интерпретировать циклы чтения процессора в соответствии с пакетным протоколом PCI. Это означает, что последовательные циклы чтения памяти, адресованные к шине PCI, будут преобразованы в быстрые пакетные циклы чтения памяти шины PCI. По умолчанию данный режим включен.

FRAMEJ Generation. Если данный режим включен, то осуществляется буферизация данных при передаче из процессора в шину PCI в том случае, когда мост PCI—процессор работает как ведущее устройство шины PCI. При использовании этого буфера процессор может завершить процесс записи, не дожидаясь фактической передачи данных в шину PCI. Это уменьшает число используемых циклов процессора и увеличивает общую производительность компьютера. Параметр режима может иметь два значения:

■     Normal — буферизация не работает (по умолчанию).

■     Fast Buffer— Для записи из процессора в шину PCI используется буфер.

HCLK PCICLK. Этот параметр устанавливает главный делитель тактовой частоты CLK/PCI CLK. Возможными значениями являются — AUTO, 1-1,1-1,5.

IBC DEVCEL* Decoding. Этот параметр задает тип декодирования, используемого контроллером моста шины ISA (IBC — ISA Bridge Controller) при определении выбранного устройства. Чем длиннее цикл декодирования, тем правильнее контроллер IBC может декодировать команды. Значениями этой опции могут быть: Fast (быстрый), Medium (средний) и Slow (медленный) — устанавливается по умолчанию.

IDE Bnffer for DOS and Windows. Когда данный режим разрешен, то обеспечивается использование буферов опережающего чтения и отложенной записи. Это позволяет увеличить пропускную способность обмена данными с IDE-устройствами за счет буферизации записываемых и читаемых данных. Однако при этом может замедлиться работа старых устройств, и в этом случае рекомендуется отключить режим.

IDE Master (Slave) РЮ Mode. Этот режим управляет скоростью передачи данных IDE-интерфейса: режимы 1 — 4 и автоматический (Mode 0—4, или Auto). Вместо того чтобы использовать команды BIOS для управления обмена данными с жестким диском, в режиме РЮ (programmed input/output — программируемый ввод-вывод) BIOS передает задание контроллеру, после чего контроллер и процессор выполняют операцию самостоятельно. Режим РЮ можно задать в явном виде (1—4) или позволить выбрать его автоматически («Auto»).

I/O Cycle Post-Write. Когда эта опция разрешена (по умолчанию), то происходит предварительная буферизация данных, передаваемых в течение цикла ввода-вывода, что повышает производительность системы.

I/O Cycle Recovery. Когда эта опция разрешена, шина PCI добавляет период восстановления для последовательных операций ввода/вывода (что замедляет их). Это равносильно добавлению циклов ожидания в операции шины PCI, поэтому данная опция запрещается (по умолчанию) с целью повышения производительности.

I/O Recovery Period. Этот режим устанавливает длительность временного периода задержки цикла ввода-вывода (I/O Cycle Recovery) — программной задержки, позволяющей шине PCI обмениваться данными с более медленной шиной ISA без ошибок. Диапазон изменений параметра от 0 до 1,75 мкс с интервалом в 0,25 мкс.

IRQ 3 — IRQ 15. Этот режим содержит список используемых (или зарезервированных) традиционными картами (legacy cards) шины ISA прерываний. Если определенные номера прерываний не используются, установите их в состояние доступных (Available). В противном случае, отметьте их как используемые картой ISA (Used ISA Card), чтобы они не использовались другими устройствами.

IRQ Line. При установке в слот шины PCI устройства, для работы которого необходима линия запроса на прерывание, укажите в этой опции номер предназначенного для этой цели прерывания (IRQ). Возможные варианты — от IRQ3 до IRQ 15.

ISA Linear Frame Bnffer. Этот режим включает буферизацию, если используемая вами карта ISA использует кадровый буфер (например, вторая видеокарта, используемая пакетом AutoCAD). Адрес буфера определяется автоматически.

ISA Master line Buffer. Буфера ведущего устройства шины ISA предназначены для отделения медленных операций ввода-вывода шины ISA от шины PCI с целью увеличения производительности системы. Если эту опцию запретить, то ведущее устройство шины ISA будет осуществлять побайтный режим обмена. Разрешение опции означает использование 8-байтного режима, который увеличивает производительность ведущего устройства шины ISA.

ISA Shared Memory Size. Этот параметр указывает блок системной памяти, который не будут отводиться под теневую память. Режим обычно бывает запрещен до тех пор, пока в системе не будет установлена ISA-карта, использующая верхнюю область памяти. Если данный режим разрешен, то необходимо также указать следующий параметр: ISA Shared Memory Base Address. Введите сюда базовый адрес. Если вы выберите блок в 64 Кбайт, то сможете выбрать только адрес DOOOh или ниже.

ISA VGA Frame Buffer Size (или «ISA LFB Size»). С помощью этого режима можно организовать совместное использование кадрового буфера VGA и 16 Мбайт оперативной памяти — система разрешит доступ к графической карте через «дыру» в своей собственной схеме распределения памяти. Другими словами, запрос доступа к адресам внутри «адресной дыры» основной памяти будет переадресован на шину ISA. Этот режим следует использовать только тогда, когда в системе установлена ISA-карта, содержащая более 64 Кбайт памяти, к которой необходимо иметь доступ со стороны процессора, и на компьютере не используется Plug and Play. Если вы используете DOS или в системе установлено менее 8 Мбайт памяти, данный параметр игнорируется.

Keyboard Controller Clock. Этот параметр задает тактовая частота работы контроллера клавиатуры (PCICLKI= частота шины PCI). Возможны следующие значения этой опции:

■      7,16 МГц: По умолчанию.

■      PCICLKI/2:1/2 PCICLKI.

■      PCICLKI/3:1/3 PCICLKI.

■      PCICLKI/4:1/4 PCICLKI.

Latency for CPU-to-PCI Write. Это временная задержка перед записью данных из процессора в шину PCI.

Latency from ADS# Status. В этой опции устанавливается время ожидания сигнала Address Data Status (ADS). От этого зависит скорость записи из процессора в шину PCI в процедуре POST. Если установлено значение ЗТ (3 такта), то запись каждого двойного слова осуществляется за 5 тактов (5Т). При использовании значения 2Т (по умолчанию) запись производится за 4Т на двойное слово. Период записи 4-кратного слова (Qword) из PCI в память составит 7Т (для задержки в 2Т) или 8Т (для задержки в ЗТ). Устанавливаемое по умолчанию значение этого параметра обычно бывает корректным, но если в компьютер устанавливается более быстрый процессор, то возникнет необходимость увеличить период ожидания сигнала ADS. По умолчанию устанавливается значение ЗТ (три такта процессора) или 2Т (два такта процессора).

Latency Timer (PCI Clocks). В этой опции устанавливается длительность временного интервала, в течение которого устройство шины PCI может ее удерживать в своем распоряжении с момента поступления запроса на шину от другого устройства. Поскольку шина PCI работает быстрее шины ISA, шина PCI должна быть замедлена во время взаимодействия с ней. Данный параметр настройки определяет длительность ожидания шиной PCI транзакции между данным слотом шины PCI и шиной ISA. Значение этого параметра зависит от ведущего устройства шины PCI, работающего в данный момент, и может изменяться в пределах от 0 до 255. Значение по умолчанию равно 66, но лучше начать со значения 40. Чем меньше этот параметр, тем быстрее доступ к шине (т.к. уменьшается время ответа), но полоса пропускания и пропускная способность при передаче данных сокращаются. Значение этой опции следует изменять только тогда, когда в компьютер будут установлены устройства, чувствительные к задержке (например, звуковые или сетевые картами с небольшими буферами).

Latency Timer Valne. В этом параметре указывается максимальное количество тактов шины PCI, которое может пропустить ведущее устройство шины. Чем больше величина задержки, тем лучше процессор управляет шиной.

LDEV# Check Point — контрольная точка локального устройства (LDEV#) шины VESA — это место, где устройство шины VLB декодирует команды шины и проверяет наличие ошибок внутри самого цикла шины:

■     0 — На первом такте работы шины (по умолчанию).

■     / — В течение первых двух тактов.

■     2 — В течение вторых двух тактов.

■     3 — В течение третьих двух тактов.



Обсудить статью на форуме


Если прочитаная статья из нашей обширной энциклопедия компьютера - "Конфигурирование параметров системы РnР и шины PCI", оказалась полезной или интересной, Вы можете поставить закладку в социальной сети или в своём блоге на данную страницу:

Так же Вы можете задать вопрос по статье через форму обратной связи, в сообщение обязательно указывайте название или ссылку на статью!
   


Copyright © 2008 - 2024 Дискета.info